Booz Allen Hamilton
Apple
Ingeniero de rendimiento de CPU, Arquitectura de plataforma
Sobre la oportunidad
El equipo de Arquitectura de plataforma de CPU es responsable de ampliar los límites del rendimiento de CPU tanto monohilo como multihilo, para mejorar la experiencia de usuario de muchos productos de Apple. El equipo está compuesto por expertos con una profunda experiencia en microarquitectura, definición de ISA, modelado de rendimiento, modelado de potencia y análisis de cargas de trabajo. Buscamos a una persona altamente motivada, innovadora y segura de sí misma para unirse al equipo de Arquitectura de plataforma de CPU y ayudar a impulsar la exploración avanzada para los diseños de CPU de próxima generación de iPhone, iPad, Mac y servidores.
DESCRIPCIÓN
Como ingeniero de rendimiento de CPU centrado en el subsistema de memoria, formarás parte de un equipo que define y optimiza la microarquitectura de CPU y caché. Trabajando en colaboración, buscarás áreas de mejora en el diseño identificando cuellos de botella de rendimiento y evaluando ideas para abordarlos. Colaborarás con diseñadores experimentados de CPU y SoC en microarquitectura y RTL para evaluar la viabilidad de las ideas mediante modelado, refinar ideas y correlación de modelos, y generar nuevas ideas. El puesto requiere el análisis de cargas de trabajo monohilo y multihilo en categorías de productos existentes y nuevas para identificar cuellos de botella y oportunidades de mejora. Colaboramos como un equipo más amplio de arquitectura y rendimiento de CPU para mantener y mejorar el entorno de simulación con el fin de permitir decisiones basadas en datos y buscar siempre formas de aumentar la productividad de todo el equipo.
REQUISITOS MÍNIMOS
- Grado universitario (BS)
- Experiencia en arquitectura y microarquitectura de CPU y SOC
- Experiencia con entornos de simulación de rendimiento
- Experiencia en programación orientada a objetos en C/C++
- Experiencia en un lenguaje de scripting como Perl o Python
CUALIFICACIONES PREFERENTES
- Conocimiento de técnicas de tolerancia a la latencia de memoria u otros aspectos del subsistema de memoria de CPU (p. ej., prefetching, políticas de caché)
- 3+ años de experiencia relevante en el sector
- Máster o doctorado en Ingeniería Eléctrica, Ingeniería Informática o Ciencias de la Computación
- Comprensión de estructuras de datos y algoritmos comunes
- Familiaridad con arquitecturas SIMD, vectoriales o de aceleradores
- Familiaridad con el rendimiento de MP
- Capacidad para desenvolverse en un entorno de incertidumbre y navegar a través de ambigüedades
- Experiencia en un entorno orientado a la investigación
