Vereinigte Staaten
CSC Leasing Co.
Tenstorrent
Physical Design Engineer
Vereinigte Staaten
Fort Collins, Colorado, Vereinigte Staaten · Austin, Texas, Vereinigte Staaten · Santa Clara, California, Vereinigte Staaten
Python
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Tenstorrent ist führend in der Branche bei modernster KI-Technologie und revolutioniert Leistungserwartungen, Benutzerfreundlichkeit und Kosteneffizienz. Da KI das Paradigma des Computings neu definiert, müssen sich Lösungen weiterentwickeln, um Innovationen in Softwaremodellen, Compilern, Plattformen, Netzwerken und Halbleitern zu vereinen. Unser vielfältiges Team von Technikern hat von Grund auf eine leistungsstarke RISC-V-CPU entwickelt und teilt eine Leidenschaft für KI und den tiefen Wunsch, die bestmögliche KI-Plattform aufzubauen. Wir schätzen Zusammenarbeit, Neugier und das Engagement, schwierige Probleme zu lösen. Wir erweitern unser Team und suchen Mitarbeiter aller Erfahrungsstufen.
Tenstorrent sucht einen talentierten Physical Design Engineer zur Implementierung von Hochleistungsblöcken für unsere branchenführenden CPU- und KI/ML-Architekturen. Sie werden den vollständigen Implementierungsfluss von der Synthese bis zum Tapeout verantworten und mit Weltklasse-Ingenieuren zusammenarbeiten, um die Grenzen von Leistung, Stromverbrauch und Fläche zu erweitern. Wenn Sie eine Leidenschaft für die Entwicklung von Silizium haben, das die Zukunft des KI-Computings antreibt, und gerne komplexe Designherausforderungen lösen, dann möchten wir Sie in unserem Team haben.
Was Sie lernen werden
Diese Position ist hybrid und basiert in Austin, TX oder Santa Clara, CA oder Fort Collins, CO.
Wir begrüßen Kandidaten mit verschiedenen Erfahrungsstufen für diese Position. Während des Interviewprozesses werden die Kandidaten für das entsprechende Level bewertet, und die Angebote werden diesem Level entsprechen, das von dem in dieser Ausschreibung abweichen kann.
- Wie man hochmoderne KI-Beschleuniger und Hochleistungs-CPUs auf den fortschrittlichsten Prozessknoten implementiert.
- Innovative PPA-Optimierungstechniken und -methoden für Chiplet-Architekturen der nächsten Generation.
- End-to-End-Verantwortung von der Flow-Entwicklung bis zur Freigabe in Zusammenarbeit mit Architektur- und IP-Teams.
- Direkter Einfluss auf Produkte, die die Landschaft des KI- und Hochleistungscomputings neu definieren.
Dieses Stellenangebot steht unter dem Vorbehalt, dass der Bewerber berechtigt ist, auf US-exportkontrollierte Technologie zuzugreifen. Aufgrund der US-Exportgesetze, einschließlich der im U.S. Export Administration Regulations (EAR) kodifizierten Gesetze, ist das Unternehmen verpflichtet, die Einhaltung dieser Gesetze bei der Übertragung von Technologie an Staatsangehörige bestimmter Länder (wie EAR Country Groups D:1, E1 und E2) sicherzustellen. Diese Anforderungen gelten für Personen mit Sitz in den USA und in allen Ländern außerhalb der USA. Da die angebotene Position direkten und/oder indirekten Zugang zu Informationen, Systemen oder Technologien hat, die diesen Gesetzen unterliegen, kann das Angebot von Ihrem Staatsbürgerschafts-/Daueraufenthaltsstatus oder Ihrer Fähigkeit, eine vorherige Lizenzgenehmigung vom U.S. Commerce Department oder einer zuständigen Bundesbehörde zu erhalten, abhängig sein. Wenn eine Anstellung aufgrund von US-Exportgesetzen nicht möglich ist, wird jedes Stellenangebot widerrufen.
Wer Sie sind
- Ein praxisorientierter Ingenieur mit tiefgreifender Expertise im SOC/ASIC Physical Design und einer Erfolgsbilanz bei erfolgreichen Tapeouts.
- Leidenschaftlich daran interessiert, PPA durch innovative Implementierungstechniken und enge RTL-Zusammenarbeit zu optimieren.
- Starker Problemlöser, der sich bei der Fehlersuche bei komplexen Problemen über Designhierarchien hinweg auszeichnet.
- Kollaborativer Teamplayer, der in schnelllebigen, technisch anspruchsvollen Umgebungen erfolgreich ist.
- Erfahrung im Power-Grid-Design und EMIR
Was wir brauchen
- BS/MS/PhD in EE/ECE/CE/CS mit nachgewiesener Erfahrung in Synthese, PnR und Timing Closure bei Tapeout-Designs.
- Expertise mit branchenüblichen Tools (Innovus, PrimeTime, RedHawk) und Skriptsprachen (Tcl, Perl, Python).
- Tiefes Verständnis der Herausforderungen fortschrittlicher Knoten und Low-Power-Designtechniken (Power Gating, Multi-Vt, Spannungs-Skalierung).
- Erfahrung in der Steuerung von Physical-Design-Anforderungen von der frühen Architektur bis zur endgültigen Freigabe.
Die Vergütung für alle Ingenieure bei Tenstorrent reicht von $100k - $500k, einschließlich Basis- und variabler Vergütungsziele. Erfahrung, Fähigkeiten, Ausbildung, Hintergrund und Standort wirken sich alle auf das tatsächlich unterbreitete Angebot aus.
Tenstorrent bietet ein sehr wettbewerbsfähiges Vergütungspaket und Zusatzleistungen, und wir sind ein Arbeitgeber, der Chancengleichheit fördert.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen