Vereinigte Staaten
Skyline Scientific Inc
Apple
SOC Design Verification Engineer
Vereinigte Staaten
San Diego, California, Vereinigte Staaten · Sunnyvale, California, Vereinigte Staaten · Irvine, California, Vereinigte Staaten
PythonC++
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Apple s Funkchip treibt die Konnektivität in jedem neuen iPhone an – und sein Nachfolger nimmt bereits Gestalt an. Möchten Sie dem wachsenden Team für Funk-Siliziumentwicklung bei Apple beitreten? Unsere Funk-SOC-Organisation verantwortet jeden Aspekt der Funk-Siliziumentwicklung, mit besonderem Schwerpunkt auf hocheffizienten Designs und neuen Technologien, die das Nutzererlebnis auf Produktebene verändern. Sie wird von einem erstklassigen, vertikal integrierten Team vorangetrieben, das RF/Analog, Systems/PHY/MAC, VLSI/RTL-Design und -Integration, Emulation, Design Verification, Test und Validierung sowie FW/SW-Engineering umfasst. Als Wireless SOC Design Verification Engineer stehen Sie im Mittelpunkt der Chipdesign-Bemühungen – Sie verantworten einen aussagekräftigen Verifikationsumfang und erweitern diesen von Projekt zu Projekt.
BESCHREIBUNG
Sie sind verantwortlich für die Pre-Silicon-RTL-Verifikation auf Block-, Subsystem- und Top-Level-SOC-Ebene und übernehmen Ihren Verantwortungsbereich vom Test-Planning bis zum Coverage-Abschluss und Signoff. In enger Zusammenarbeit mit Architekten, Designern und Firmware-Ingenieuren bauen Sie wiederverwendbare Testbenches und Verifikationsumgebungen mit einer modernen, metrikbasierten Methodik auf. Zu den Bereichen, in denen Sie tätig sein können, gehören die Power Management Unit, das CPU-Subsystem, DMA, die On-Chip-Debug-Infrastruktur, PCIe, Bus Fabric, Boot- und Secure-Boot-Sequenzierung, MAC-PHY-Verifikation, Funkintegration und Peripheriegeräte wie SPI – wobei Sie Simulation, formale Methoden oder jeden anderen Ansatz wählen, den das Design tatsächlich erfordert. Low Power ist Teil Ihres Aufgabenbereichs, wo immer es auftritt: Sie verifizieren die Power-Intention mithilfe von UPF in Ihrem Bereich. Mit der Zeit können Sie sich tiefer in die IPs und Subsysteme einarbeiten, die Sie am besten kennen, oder breiter – über IPs hinweg und vom Block-Level bis zur vollständigen SOC-Integration. Das Team treibt auch die KI-gestützte Verifikation stark voran, und Sie werden helfen herauszufinden, wo sie am besten passt: Testgenerierung, Debugging, Coverage-Abschluss oder alles zusammen.
MINDESTQUALIFIKATIONEN
- BS und mindestens 10 Jahre relevante Branchenerfahrung.
- Praktische Erfahrung im gesamten Verifikationszyklus: Testplanung, Testbench-Implementierung, Test-Erstellung und Debugging sowie Coverage-Abschluss.
- Starke SystemVerilog- und Verilog-Kenntnisse mit soliden praktischen Kenntnissen von UVM.
- Solide Problemlösungs- und Debugging-Fähigkeiten mit constrained-random verification.
- Verständnis von digitalem Logikdesign, SOC-Architektur und Mikroarchitektur.
BEVORZUGTE QUALIFIKATIONEN
- Erfahrung in der Betreuung mindestens eines ASIC/SOC von der Konzeption bis zum Tape-out.
- Verifikationserfahrung mit PCIe, Bus Fabric/NOC oder AHB/AXI-basierten Architekturen in einer UVM-Umgebung.
- Erfahrung in der Verifikation von IP oder Top-Level-Integration für einen WiFi- oder Bluetooth-SOC oder Kenntnisse von Funkprotokollen.
- Erfahrung mit Low-Power-Verifikation, UPF, Boot-up, Power-Cycling und HW/FW-Interaktion.
- Erfahrung mit SystemVerilog Assertions (SVA) und/oder formalen Tools (z. B. JasperGold).
- Erfahrung in der Definition des Coverage-Raums und im Schreiben von Coverage-Modellen.
- Erfahrung mit Embedded-CPU-Verifikation; Programmierung in C++ oder Assembler.
- Scripting in Python oder Perl; Interesse an der Anwendung von KI/ML auf Verifikationsworkflows.
- Großartiger Teamplayer mit exzellenten Kommunikationsfähigkeiten und dem Wunsch, vielfältige Herausforderungen anzunehmen.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen