Mexiko
Pearl
Qualcomm
SOC Design Verification Engineer, Staff – Pre-Si/Post-Si Verifizierung
Mexiko
Tijuana, Baja California, Mexiko
PythonC++
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Unternehmen: QUALCOMM SEMICONDUCTORES Y SISTEMAS AVANZADOS DE BAJA CALIFORNIA
Job-Bereich: Engineering Group, Engineering Group > ASICS Engineering
Bewerber: Qualcomm ist ein Arbeitgeber, der Chancengleichheit fördert. Wenn Sie eine Person mit Behinderung sind und während des Bewerbungs-/Einstellungsverfahrens angemessene Vorkehrungen benötigen, können Sie sicher sein, dass Qualcomm sich für die Bereitstellung eines barrierefreien Prozesses einsetzt. Sie können disability-accomodations@qualcomm.com per E-Mail kontaktieren oder die kostenlose Telefonnummer von Qualcomm hier finden. Auf Anfrage wird Qualcomm angemessene Vorkehrungen treffen, um Menschen mit Behinderungen die Teilnahme am Einstellungsverfahren zu ermöglichen. Qualcomm setzt sich auch dafür ein, unseren Arbeitsplatz für Menschen mit Behinderungen zugänglich zu machen. (Bitte beachten Sie, dass diese E-Mail-Adresse ausschließlich für die Bereitstellung angemessener Vorkehrungen für Menschen mit Behinderungen verwendet wird. Wir werden hier nicht auf Anfragen zum Status von Bewerbungen oder Lebensläufen antworten).
Qualcomm erwartet von seinen Mitarbeitern, dass sie alle geltenden Richtlinien und Verfahren einhalten, einschließlich, aber nicht beschränkt auf Sicherheits- und andere Anforderungen zum Schutz vertraulicher Unternehmensinformationen und anderer vertraulicher und/oder proprietärer Informationen, soweit diese Anforderungen nach geltendem Recht zulässig sind.
An alle Personal- und Rekrutierungsagenturen: Unsere Karriereseite ist nur für Einzelpersonen bestimmt, die eine Anstellung bei Qualcomm suchen. Personal- und Rekrutierungsagenturen sowie Einzelpersonen, die von einer Agentur vertreten werden, sind nicht berechtigt, diese Website zu nutzen oder Profile, Bewerbungen oder Lebensläufe einzureichen, und alle solchen Einreichungen werden als unaufgefordert betrachtet. Qualcomm akzeptiert keine unaufgeforderten Lebensläufe oder Bewerbungen von Agenturen. Bitte leiten Sie keine Lebensläufe an unsere E-Mail-Adresse für Stellenangebote, Qualcomm-Mitarbeiter oder an einen anderen Unternehmensstandort weiter. Qualcomm ist nicht verantwortlich für Gebühren im Zusammenhang mit unaufgeforderten Lebensläufen/Bewerbungen.
Wenn Sie weitere Informationen zu dieser Rolle wünschen, wenden Sie sich bitte an Qualcomm Careers.
Allgemeine Zusammenfassung
Wir suchen motivierte Kandidaten für die Positionen Engineer und Senior Engineer, die unser Pre-Silicon und Post-Silicon SoC Verification Team verstärken. In dieser Rolle verifizieren Sie SoCs der nächsten Generation, die Produkte für Mobile, KI, Hochleistungsrechnen und Cloud-Infrastruktur antreiben. Die Position umfasst Pre-Silicon-Simulation, Emulation, Beschleunigung sowie Post-Silicon-Bring-up/Validierungsaktivitäten, wobei die Verantwortlichkeiten dem Erfahrungsniveau des Kandidaten entsprechen.
Kandidaten auf Engineer-Niveau tragen zur Verifizierungsausführung, zum Debugging, zur Testentwicklung und zur Coverage-Schließung unter technischer Anleitung bei. Kandidaten auf Senior Engineer-Niveau werden zusätzlich die Feature-Level-Verifizierungsplanung leiten, komplexe Debugging-Aufgaben in Pre-Silicon- und Post-Silicon-Umgebungen vorantreiben, Junior-Ingenieure betreuen und Methodologieverbesserungen projektübergreifend beeinflussen.
Bevorzugtes Kandidatenprofil
Der ideale Kandidat ist ein praxisorientierter Verifizierungsingenieur, der sich leidenschaftlich für die Lösung komplexer technischer Herausforderungen und die Lieferung von qualitativ hochwertigem Silizium einsetzt. Er sollte über starke Debugging-Fähigkeiten, ein solides Verständnis der SoC-Architektur und die Fähigkeit verfügen, in einem schnelllebigen, kollaborativen Umfeld erfolgreich zu sein.
Warum zu uns kommen?
Sie werden Teil eines Teams, das mobile Lösungen und Rechenzentrumslösungen der nächsten Generation entwickelt.
Dies beinhaltet die Hardware-Design-Verifizierung von fortschrittlichen Wireless-, CPU-, Speicherarchitektur-, KI-Beschleuniger- und Hochgeschwindigkeits-Konnektivitätstechnologien. Diese Rolle bietet erhebliche Wachstumsmöglichkeiten, während Sie mit branchenführenden Ingenieuren an einigen der herausforderndsten SoC-Verifizierungsprobleme in der Halbleiterindustrie arbeiten.
Hauptverantwortlichkeiten – Pre-Si und Post-Si Verifizierung
- Entwicklung und Ausführung von Verifizierungsplänen für SoC-, Subsystem- und IP-Level-Features über Pre-Silicon- und Post-Silicon-Phasen hinweg.
- Aufbau, Verbesserung und Wartung von SystemVerilog/UVM, C/C++, prozessorbasierter, Emulations- und Beschleunigungs-Verifizierungsumgebungen.
- Erstellung von gerichteten, zufallsgesteuerten, Stress-, Performance-, Power- und System-Level-Testszenarien zur Validierung der Architektur und des realen Nutzungsverhaltens.
- Entwicklung von Assertions, funktionalen Coverage-Modellen, Checkern, Scoreboards und Signoff-Metriken für die Verifizierungsschließung.
- Debugging von RTL-, Testbench-, Emulations-, Firmware-, ATE/Vektor- und Silicon-Bring-up-Problemen unter Verwendung von Logs, Wellenformen, Traces und Hardware-Debug-Daten.
- Unterstützung der Post-Silicon-Validierung, Silicon-Charakterisierung, ATE-Pattern-Debugging, Fehleranalyse und Korrelation zwischen Simulations-, Emulations- und Silicon-Ergebnissen.
- Steuerung der Coverage-Schließung, Regression-Gesundheit, Bug-Tracking und Verifizierung-Signoff unter Verwendung von funktionalen, Code-, Assertions- und Szenario-Coverage-Metriken.
- Teilnahme an Architektur-, Mikroarchitektur-, Design-, Validierungs- und Testplan-Reviews, um sicherzustellen, dass Verifizierungs- und Bring-up-Anforderungen frühzeitig erfasst werden.
- Verifizierung komplexer SoC-Features, einschließlich Multi-Core-CPU-Systemen, Cache-Kohärenz- und Interconnect-Fabrics, DDR/HBM-Speichersubsystemen, PCIe/CXL/Ethernet/High-Speed-Schnittstellen, Sicherheits-, Performance- und Power-Management-Features.
- Für Engineer-Level: Ausführung zugewiesener Verifizierungsaufgaben, Entwicklung von Tests und Checkern, Debugging von Fehlern, Wartung von Regressionen und Beitrag zu Coverage- und Bring-up-Aktivitäten.
- Für Senior Engineer-Level: Verantwortung für die Feature-/Subsystem-Verifizierung von der Planung bis zum Abschluss, Leitung des Debuggings über Teams hinweg, Betreuung von Ingenieuren, Identifizierung von Zeitplan- und Qualitätsrisiken sowie Förderung von Methodologie-/Automatisierungsverbesserungen.
- Beitrag zu wiederverwendbaren Verifizierungskomponenten, Skriptautomatisierung, KI-gestützten Verifizierungsworkflows und kontinuierlicher Verbesserung von Pre-Silicon- und Post-Silicon-Validierungsprozessen.
Mindestanforderungen
- Bachelor-Abschluss in Naturwissenschaften, Ingenieurwesen oder einem verwandten Bereich und 2+ Jahre Erfahrung in ASIC-Design, Verifizierung, Validierung, Integration oder verwandten Bereichen.
ODER
Master-Abschluss in Naturwissenschaften, Ingenieurwesen oder einem verwandten Bereich und 1+ Jahr Erfahrung in ASIC-Design, Verifizierung, Validierung, Integration oder verwandten Bereichen.
ODER
Promotion in Naturwissenschaften, Ingenieurwesen oder einem verwandten Bereich.
- Bachelor- oder Master-Abschluss in Elektrotechnik, Computertechnik, Informatik oder einem verwandten Bereich.
- Engineer: typischerweise 2+ Jahre relevante Erfahrung in Design-Verifizierung, Validierung oder SoC-Debugging.
- Sr. Engineer: typischerweise 4+ Jahre relevante Erfahrung mit nachgewiesener Verantwortung für komplexe Verifizierungs-, Validierungs- oder Silicon-Bring-up-Lieferungen.
- Fundierte Kenntnisse in System Verilog, UVM, C/C++, Assertion-basierter Verifizierung, Coverage-gesteuerter Verifizierung und System-Level-Use-Case-Verifizierung.
- Erfahrung in der Entwicklung oder Nutzung von Verifizierungsumgebungen von der Architektur/Spezifikation bis zum Signoff, einschließlich Regression-, Coverage- und Debug-Flows.
- Verständnis von Post-Silicon-Validierungskonzepten wie Bring-up, ATE/Vektor-Debugging, Silicon-Fehleranalyse, Hardware/Software-Interaktion oder Korrelation mit Pre-Silicon-Ergebnissen.
- Starkes Verständnis von Computerarchitektur, Grundlagen des digitalen Designs und SoC-Integrationskonzepten.
- Ausgezeichnete Kommunikations-, Kollaborations-, Verantwortungs- und Problemlösungsfähigkeiten.
Bevorzugte Qualifikationen *
- Erfahrung mit einem oder mehreren der folgenden Pre-Silicon- oder Post-Silicon-Domänen:
- CPU-, Subsystem- oder Full-Chip-SoC-Verifizierung
- Cache-Kohärenzprotokolle wie ACE, CHI oder CXL
- DDR-, LPDDR- oder HBM-Speichersubsysteme
- PCIe-, CXL-, Ethernet-, Netzwerk- oder High-Speed-Schnittstellenverifizierung
- KI/ML-Beschleuniger-, Sicherheits-, RAS-, Performance- oder Power-Feature-Verifizierung
- Post-Silicon-Bring-up, Silicon-Validierung, ATE-Pattern-Debugging, Shmoo/Debug-Analyse oder Silicon-Fehleranalyse
- Erfahrung mit Emulations-/Beschleunigungsplattformen wie Veloce, Palladium oder ZeBu und Korrelation zwischen Simulations-, Emulations- und Silicon-Ergebnissen.
- Erfahrung mit Silicon-Validierung (Debug mit Trace32) ist bevorzugt
- Erfahrung mit Portable Stimulus, formaler Verifizierung, Power-Aware-Verifizierung, Firmware-gesteuerter Validierung oder Hardware/Software-Co-Verifizierung.
- Kenntnisse in Python, Perl, Shell-Skripting oder anderen Automatisierungssprachen für Regression, Debugging, Datenanalyse und Produktivitätsverbesserungen.
- Für Sr. Engineer-Kandidaten: nachgewiesene Fähigkeit, die Feature-Schließung zu leiten, die Koordination zwischen Design-/Validierungs-/Test-/Software-Teams zu übernehmen, Ingenieure zu betreuen und technische Risiken an Stakeholder zu kommunizieren.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen