Estados Unidos
CSC Leasing Co.
Efficient Computer
Engenheiro Sênior de Verificação Digital - Contrato
Estados Unidos
Austin, Texas, Estados Unidos · Pittsburgh, Pennsylvania, Estados Unidos · San Francisco, California, Estados Unidos
PythonC++
Tradução automática. Consulte o original.
Sobre a oportunidade
Efficient Computer está repensando a computação do zero para resolver um dos maiores desafios da IA: a energia. Nossa arquitetura Fabric oferece uma melhoria de 10–100x na eficiência energética para computação de propósito geral, incluindo IA, ao mesmo tempo em que suporta linguagens de programação e frameworks de software familiares — abrindo novas possibilidades para máquinas autônomas, infraestrutura inteligente, wearables e sistemas espaciais. Com nosso primeiro processador, Electron E1, agora sendo enviado em volume e com mais de US$ 97 milhões em financiamento Série B recentemente anunciado, estamos acelerando as implantações de clientes e dimensionando nossa arquitetura para o desempenho de data center. Junte-se a nós para construir o hardware e o software que levam inteligência aonde for necessário e ajude a moldar a próxima geração de computação.
Estamos procurando um contratado sênior de Verificação para assumir a responsabilidade pela verificação de blocos e subsistemas complexos em nosso SoC, incluindo a tecnologia proprietária Fabric da Efficient. Você se juntará à nossa recém-formada equipe de Verificação e Emulação e trabalhará diretamente com designers de RTL e arquitetos. Precisamos de alguém que possa se adaptar rapidamente a uma especificação, configurar ou estender um ambiente UVM com o mínimo de direção e levá-lo à conclusão da cobertura.
Por que se juntar à Efficient?
Construa o futuro. Na Efficient, você enfrentará grandes desafios com espaço para assumir responsabilidades e causar impacto. Oferecemos remuneração competitiva, participação acionária (equity), um plano 401 com contrapartida (match), benefícios pagos pela empresa, licença parental remunerada e flexibilidade — além de oportunidades para desenvolver suas habilidades e carreira à medida que crescemos.
Tarefas
- Assumir a verificação de blocos e subsistemas designados, desde a revisão da especificação até a aprovação da cobertura.
- Escrever planos de verificação a partir de especificações de design e arquitetura, e revisá-los com os líderes de design e arquitetura.
- Arquitetar, construir ou estender testbenches UVM/SystemVerilog: agentes, scoreboards, modelos de referência, sequências e testes com restrições aleatórias.
- Escrever assertions SystemVerilog e modelos de cobertura funcional, e levar a cobertura funcional e de código à conclusão.
- Depurar falhas complexas de simulação e trabalhar com designers de RTL para identificar a causa raiz e corrigir bugs.
- Relatar o status da verificação, riscos e lacunas de cobertura de forma clara para o líder de DV e a equipe de design.
- Documentar seu ambiente para que ele possa ser entregue e mantido pela equipe em tempo integral.
Qualificações Requeridas
- Formação: Bacharelado ou Mestrado/Doutorado em Engenharia Elétrica, Engenharia da Computação ou área relacionada.
- Experiência: 8+ anos de verificação de design ASIC/SoC, com múltiplos projetos levados desde o desenvolvimento do testbench até o tapeout.
- UVM e SystemVerilog: Especialista em arquitetura de testbench UVM e SystemVerilog para verificação, incluindo classes, restrições, interfaces, cobertura funcional e assertions (SVA).
- Conclusão de cobertura: Histórico comprovado de levar a cobertura funcional e de código à aprovação em designs de milhões de gates.
- Depuração: Forte capacidade de depurar falhas complexas de simulação de forma independente usando ferramentas padrão da indústria (VCS/Verdi, Xcelium ou Questa).
- Scripting: Python para automação de regressão, análise de logs e pós-processamento de cobertura.
- Independência: Capaz de se adaptar rapidamente a um novo design e entregar com supervisão mínima.
- Comunicação: Comunicação clara, escrita e verbal, de status, riscos e trade-offs para colegas e liderança.
Formas de se destacar
- C/C++ para modelagem de referência ou testes em nível de SoC, incluindo integração DPI.
- Verificação formal com JasperGold ou ferramentas similares.
- Experiência na construção ou uso de fluxos de IA agentivos para DV, como triagem automatizada de regressão ou depuração de falhas.
- Experiência em arquitetura de computadores, arquiteturas de fluxo de dados ou espaciais, ou aceleradores de ML.
- Verificação com reconhecimento de energia com UPF.
Oferecemos uma taxa horária competitiva de US$ 80–US$ 130 por hora em regime de contrato 1099. A remuneração final dependerá da experiência, senioridade e localização, com alguma flexibilidade para o candidato certo.
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil