Estados Unidos
Startekk Inc
OpenAI
Engenheiro(a) Sênior de Design RTL – Interconexão e Datapath de Rede
RemotoEstados Unidos
San Francisco, California, Estados Unidos
Tradução automática. Consulte o original.
Sobre a oportunidade
Sobre a Equipe
A organização de Hardware da OpenAI desenvolve silício nativo de IA e soluções de nível de sistema para as demandas exclusivas de cargas de trabalho avançadas de IA. Com base em esforços como o Jalapeño, a equipe está desenvolvendo futuras gerações de silício nativo de IA e sistemas estritamente integrados para potencializar a próxima geração de modelos de ponta. Ao co-projetar chips, sistemas, ferramentas e metodologias, a equipe ajuda a entregar hardware mais rápido, eficiente e pronto para produção para a plataforma de supercomputação da OpenAI.
Sobre a Vaga
Estamos procurando um(a) engenheiro(a) de RTL com vasta experiência prática e profundo conhecimento em redes de pacotes e interconexão para ser responsável por componentes críticos de comunicação on-chip e off-chip para nossa plataforma de acelerador de IA customizada.
Você impulsionará a microarquitetura e a implementação RTL de tecidos escaláveis on-chip que conectam subsistemas de computação, memória e I/O de alta largura de banda, bem como interfaces e protocolos off-chip desenvolvidos para fins específicos que permitem computação customizada em escala. O(a) candidato(a) ideal possui experiência recente com RTL de produção para redes ou datapath comutados por pacotes, como switches Ethernet, NICs, SmartNICs, aceleradores de rede, sistemas RDMA/RoCE, NoCs ou tecidos customizados de scale-up/scale-out.
Esta é uma função de engenharia sênior com ampla responsabilidade técnica e trabalho direto substancial em RTL. Você impulsionará projetos desde requisitos e análise de desempenho até microarquitetura, implementação em SystemVerilog, fechamento de verificação, convergência de design físico, bring-up de silício e prontidão para produção. Você também planejará e supervisionará o trabalho de engenheiros juniores e ajudará a desenvolver relacionamentos de engenharia produtivos com parceiros externos.
Sobre a OpenAI
OpenAI é uma empresa de pesquisa e implantação de IA dedicada a garantir que a inteligência artificial de propósito geral beneficie toda a humanidade. Empurramos os limites das capacidades dos sistemas de IA e buscamos implantá-los com segurança no mundo por meio de nossos produtos. A IA é uma ferramenta extremamente poderosa que deve ser criada com segurança e necessidades humanas em seu cerne, e para atingir nossa missão, devemos abranger e valorizar as muitas perspectivas, vozes e experiências diferentes que formam o espectro completo da humanidade.
Somos um empregador que oferece igualdade de oportunidades e não discriminamos com base em raça, religião, cor, origem nacional, sexo, orientação sexual, idade, status de veterano, deficiência, informação genética ou outra característica legalmente protegida aplicável.
Para informações adicionais, consulte a Declaração de Política de Ação Afirmativa e Igualdade de Oportunidades de Emprego da OpenAI.
Verificações de antecedentes para candidatos serão administradas de acordo com a lei aplicável, e candidatos qualificados com registros de prisão ou condenação serão considerados para emprego de acordo com essas leis, incluindo a San Francisco Fair Chance Ordinance, a Los Angeles County Fair Chance Ordinance for Employers e a California Fair Chance Act, para candidatos baseados nos EUA. Para trabalhadores não incorporados do Condado de Los Angeles: acreditamos razoavelmente que o histórico criminal pode ter uma relação direta, adversa e negativa com os seguintes deveres do cargo, potencialmente resultando na retirada de uma oferta de emprego condicional: proteger o hardware do computador confiado a você contra roubo, perda ou dano; devolver todo o hardware do computador em sua posse (incluindo os dados nele contidos) após o término do emprego ou fim da atribuição; e manter a confidencialidade de informações proprietárias, confidenciais e não públicas. Além disso, os deveres do cargo exigem acesso a sistemas de tecnologia da informação seguros e protegidos e obrigações relacionadas à segurança de dados.
Para notificar a OpenAI que você acredita que este anúncio de vaga não está em conformidade, envie um relatório por meio deste formulário. Nenhuma resposta será fornecida para consultas não relacionadas à conformidade do anúncio de vaga.
Estamos comprometidos em fornecer acomodações razoáveis para candidatos com deficiência, e solicitações podem ser feitas através deste link.
Política de Privacidade Global de Candidatos da OpenAI
Na OpenAI, acreditamos que a inteligência artificial tem o potencial de ajudar as pessoas a resolver imensos desafios globais, e queremos que os benefícios da IA sejam amplamente compartilhados. Junte-se a nós na formação do futuro da tecnologia.
Nesta função, você irá:
- Ser responsável pela microarquitetura, design RTL e entrega de componentes principais de interconexão e rede baseados em pacotes, incluindo tecidos NoC, switches, roteadores, bridges, adaptadores de protocolo, árbitros, filas, escalonadores, buffers e lógica de gerenciamento de tráfego.
- Projetar mecanismos para roteamento, arbitragem, ordenação, controle de fluxo, gerenciamento de congestionamento, qualidade de serviço, escalonamento de pacotes, buffering e monitoramento de desempenho.
- Desenvolver interfaces on-chip e off-chip, bridges de protocolo e protocolos de rede customizados ou extensões de protocolo para sistemas scale-up e scale-out.
- Realizar trabalho substancial direto em microarquitetura, codificação em SystemVerilog, simulação e depuração.
- Colaborar com as equipes de arquitetura e desempenho para analisar padrões de tráfego, identificar gargalos e otimizar latência, largura de banda, justiça e utilização sob cargas de trabalho realistas.
- Trabalhar com equipes de verificação para desenvolver planos de cobertura, asserções, cenários de estresse e estratégias de depuração para comportamento altamente concorrente de pacotes e tecidos.
- Atuar em parceria com equipes de design físico em design ciente de floorplan, estratégia de pipeline, fechamento de timing, energia, área e congestionamento físico.
- Colaborar com equipes de firmware, software, validação e pós-silício durante o bring-up e a prontidão para produção.
- Gerenciar engajamentos com terceiros envolvendo redes, protocolos de interface e IP de silício, mantendo a qualidade do design e a responsabilidade pela execução.
- Fornecer liderança técnica por meio de revisões de arquitetura e design, documentação, mentoria e metodologias RTL reutilizáveis.
Requisitos mínimos
Você pode se destacar nesta função se tiver:
- Extensa experiência na indústria com propriedade recente e prática de RTL complexo de rede, processamento de pacotes ou interconexão comutada por pacotes.
- Experiência comprovada em redes em um ou mais dos seguintes: switching Ethernet, datapath de NIC/SmartNIC/DPU, aceleradores de rede, RDMA/RoCE, InfiniBand, gerenciamento de tráfego ou transportes customizados de scale-up/scale-out.
- Profundo conhecimento em Verilog/SystemVerilog e no desenvolvimento de RTL limpo, parametrizado e de qualidade de produção.
- Um forte histórico de responsabilidade por blocos RTL principais ou subsistemas SoC, desde requisitos e microarquitetura até tape-out e bring-up de silício.
- Experiência no projeto de filas, árbitros, escalonadores, buffers, lógica de roteamento, canais virtuais, controle de fluxo baseado em crédito, gerenciamento de congestionamento, qualidade de serviço, ordenação ou mecanismos de prevenção de deadlock.
- Experiência com interfaces on-chip, chip-to-chip ou host relevantes, como AXI, CHI, CXL, PCIe ou Ethernet, juntamente com conhecimento mais aprofundado de rede ou datapath de pacotes.
- Experiência no projeto de protocolos de rede customizados, extensões de protocolo ou datapath de hardware para sistemas RDMA/RoCE, HPC ou IA em larga escala.
- Forte familiaridade com fluxos de desenvolvimento e signoff de RTL, incluindo lint, CDC/RDC, síntese, verificação formal, análise estática de timing, análise de energia e considerações de design para teste.
- Experiência em colaboração com equipes de arquitetura, verificação, design físico, firmware, desempenho e pós-silício para entregar silício complexo.
- Forte julgamento ao equilibrar desempenho, energia, área, cronograma, risco de verificação e restrições de implementação física.
- A capacidade de fornecer direção técnica, orientar engenheiros e promover alinhamento, permanecendo ativamente envolvido no design e depuração de RTL.
- Paixão por reduzir a complexidade e melhorar o alavancagem de engenharia por meio de automação e design pragmático.
Para cumprir as leis e regulamentos de controle de exportação dos EUA, os(as) candidatos(as) para esta função podem precisar atender a certos requisitos de status legal, conforme previsto nessas leis e regulamentos.
Qualificações Preferenciais
- Experiência no projeto de interconexão comutada por pacotes ou datapath de rede para aceleradores de IA, GPUs, CPUs, sistemas HPC, NICs/SmartNICs, ASICs de switch ou silício de datacenter em larga escala.
- Experiência em lidar com requisitos de virtualização, isolamento, RAS, telemetria, segurança ou consistência de memória em subsistemas de rede ou interconexão complexos.
- Experiência com modelagem de desempenho de rede ou NoC, simulação de tráfego, emulação, prototipagem FPGA ou análise de tráfego e desempenho pós-silício.
- Experiência em liderar a arquitetura ou entrega de RTL para IP de rede ou interconexão de primeira geração em programas de silício em rápida evolução.
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil