Engenheiro de Design Físico de SoC (M, F, D)

Imagine o que você poderia fazer aqui. Na Apple, novas ideias têm o hábito de se tornarem ótimos produtos muito rapidamente. Você quer trazer paixão e dedicação ao seu trabalho? Não há limites para o que você pode realizar na Apple. As pessoas que trabalham aqui reinventaram setores inteiros com todos os produtos de Hardware da Apple. A mesma paixão real pela inovação que é aplicada aos nossos produtos também se aplica às nossas práticas — continuamos a fortalecer nosso compromisso de deixar o mundo melhor do que o encontramos. Atualmente, o setor está acostumado com a Apple realizando o tape-out dos SoCs para nossos diversos produtos em um ritmo rigoroso. Para alcançar isso, nossos processos de design de classe mundial são impulsionados por nossos engenheiros de Design Físico de alto nível.

Você é um engenheiro de PnR de partição clássico, reconhecido no setor pelo conhecimento em padrões e práticas de Design Físico? Você possui um histórico sólido com tape-outs recentes e bem-sucedidos em tecnologia deep sub-micron?

Como Engenheiro de Design Físico Digital de SoC, você participará do ciclo de design físico de SoC em larga escala, do netlist ao tape-out, incluindo o fluxo completo de implementação e verificação de back-end, sempre cumprindo o cronograma e as metas de design.

Você está pronto para se juntar a alguns dos principais engenheiros do mundo e nos ajudar a entregar a próxima geração de produtos inovadores da Apple? Junte-se a nós!

Você será responsável pelo PnR em nível de bloco, floor-planning, distribuição de clock e energia. Você se envolverá com o fechamento de timing estático usando ferramentas comerciais. Você realizará análise de energia e ruído (EM/IR-Drop/Xtalk), bem como verificação de layout (DRC/LVS). Você desenvolverá e validará diretrizes dedicadas para redes de clock de baixo consumo. Com foco fenomenal, você resolverá problemas de design e fluxo relacionados ao design físico e identificará possíveis soluções enquanto impulsiona a execução. Você sabe como a documentação deve ser estruturada e ajudará com diretrizes e especificações.

Você possui um MSEE ou experiência equivalente sólida. Contaremos com sua experiência e anos de prática com uma das ferramentas de Place & Route ('PnR') disponíveis atualmente (Synopsys / Cadence), além de compreensão de suas capacidades e algoritmos subjacentes. Você sabe realizar scripts e programação usando várias das seguintes linguagens: Perl, TCL e Make.

Esperamos experiência com designs de SoC de grande escala (>20M gates) com frequências acima de 1GHZ e além. Se você também tiver conhecimento prático em Verilog, isso é um grande diferencial para nós. Suas habilidades de comunicação são excelentes e, como o restante de nós aqui na Apple, você adora trabalhar em um ambiente aberto e multicultural. Você está familiarizado com a abordagem de design hierárquico, design top-down e convergência física e de timing. Você demonstra um conhecimento profundo de análise de static-timing, amplo know-how em distribuição e análise de clock/energia, bem como extração e correlação de RC. Você tem experiência com práticas de SoC, como múltiplos domínios de voltagem e clock, integração de IPs de sinal misto e integração de I/O.