B&A
Retym
Engenheiro de Design VLSI
Python
Tradução automática. Consulte o original.
Sobre a oportunidade
Estamos à procura de Engenheiros de Design VLSI/Microarquitetos talentosos e experientes.
Como Engenheiro de Design Digital VLSI/Microarquiteto, você terá a oportunidade de projetar sistemas de comunicação de ponta, altamente sofisticados e inovadores, do zero.
Principais Responsabilidades de um Engenheiro de Design VLSI
- Trabalhar em estreita colaboração com as equipes de Algoritmo e Arquitetura
- Compreender e traduzir requisitos algorítmicos de alto nível em implementações de hardware eficientes.
- Aprender e analisar protocolos e padrões relevantes
- Interpretar especificações de protocolo (por exemplo, Ethernet, etc.) e aplicá-las com precisão no design.
Participar de todas as fases do design
- Definição de microarquitetura
- Codificação RTL (usando Verilog/SystemVerilog)
- Codificação amigável à síntese e design ciente de timing
Colaborar multifuncionalmente
- Equipe de Verificação: Para desenvolvimento de testbench, suporte a depuração e fechamento de cobertura funcional.
- Equipe de DFT: Garantir que o design seja inserível em scan, suporte ATPG, BIST, etc.
- Equipe de Backend/design físico: Para floorplanning, fechamento de timing e feedback de roteamento.
Participar de Revisões de Design
- Apresentar e defender decisões de design em revisões por pares e formais.
Realizar Síntese e Análise de Timing
- Gerar restrições de síntese (SDC), executar síntese e analisar relatórios de timing.
Depurar e Corrigir Problemas Funcionais/de Timing
- Colaborar na depuração pós-silício ou pré-silício; usar formas de onda, asserções e analisadores lógicos.
Otimizar para Área, Potência e Desempenho (PPA)
- Identificar gargalos e oportunidades de melhoria dentro do RTL.
Documentação
- Manter documentação de design clara para reutilização e referência (por exemplo, especificações de microarquitetura, documentação de interface).
Contribuir para a Integração de IP/SoC
- Trabalhar na integração de blocos de design em sistemas maiores e no manuseio de interfaces em nível de sistema.
Participar de Bring-up e Validação de Silício (opcional, mas valioso)
- Apoiar o bring-up do primeiro silício e auxiliar na validação pós-silício, se aplicável.
Manter-se atualizado com as Tendências e Ferramentas da Indústria
- Aprender novas ferramentas EDA, linguagens e metodologias (por exemplo, CDC, Linting, Verificação Formal).
Requisitos
Requisitos da vaga
- +5 anos de experiência como engenheiro de design digital ASIC/VLSI
- Forte experiência em Verilog/SystemVerilog
- Familiaridade com ferramentas/ambientes de simulação, metodologias de verificação
- Forte espírito de equipe, sólidas habilidades interpessoais
- Atitude empreendedora e proativa, automotivado, capaz de trabalhar de forma independente
- Bacharelado/Mestrado em EE/CE de universidades de ponta
Experiência em uma ou mais das seguintes áreas é uma vantagem:
- Familiaridade com práticas avançadas de design (Cruzamento de Domínio de Clock/Tensão, Design de Baixo Consumo, DFT)
- Design de blocos orientados a DSP
- Ethernet (100G e acima)
- Experiência em scripting usando algumas das seguintes linguagens: Python, Perl, TCL
