Vereinigte Staaten
Startekk Inc
Broadcom
F&E Ingenieur IC Design 4
Vereinigte Staaten
San Jose, California, Vereinigte Staaten · Austin, Texas, Vereinigte Staaten
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Bitte beachten Sie:
- Wenn Sie zum ersten Mal hier sind, erstellen Sie bitte Ihr Kandidaten-Login-Konto, bevor Sie sich auf eine Stelle bewerben. (Klicken Sie auf Anmelden > Konto erstellen)
- Wenn Sie bereits ein Kandidatenkonto haben, melden Sie sich bitte an, bevor Sie sich bewerben.
Wenn Sie sich außerhalb der USA befinden, geben Sie bitte unbedingt Ihre Heimatadresse an, da diese für die zukünftige Korrespondenz verwendet wird.
STELLENBESCHREIBUNG
Sie sind verantwortlich für das Front-End-Design und die Verifikation von Designblöcken für diese Kerne. Zu den spezifischen Aufgaben gehören unter anderem die Architekturdefinition, das Logikdesign, die Synthese, die Entwicklung von Constraints; die Designverifikation durch Simulation, formale Verifikation sowie die Analyse von Timing aus der physischen Implementierung. Sie entwerfen Logikblöcke anhand von Systemanforderungsdokumenten und simulieren und debuggen Designs mit Verilog-Simulation. Vertrautheit mit dem gesamten ASIC-Design- und Implementierungsfluss.
Mindestanforderungen
- Fähigkeit, sowohl unabhängig als auch als Teil eines großen Teams, das sich über mehrere geografische Regionen erstreckt, zu arbeiten.
- Ausbildung: BS/MS in Elektrotechnik oder Informatik oder gleichwertig
- Bachelor-Abschluss und 8+ Jahre einschlägige Erfahrung; oder Master-Abschluss und 6+ Jahre einschlägige Erfahrung
- Erfahrung mit dem vollständigen ASIC- oder Standardprodukt-Implementierungsfluss von RTL-Synthese, Timing-Analyse / -Abschluss.
- Erfordert Kenntnisse der folgenden Design-Tools / Flows:
- TCL/Perl-Skripting
- Synthese-Erfahrung mit Synopsys Design Compiler/ DC Topo oder Cadence RTL Compiler
- Timing-Analyse-Erfahrung mit Primetime für Hochfrequenzdesigns und fortschrittliche Technologieknoten/Bibliotheken
- Verständnis von Liberty LIB-Modellen für Timing
- Formale Verifikation (Synopsys Formality / Cadence Conformal)
- Spyglass Lint
- Leistungsanalyse von RTL- und Gate-Level-Netzlisten
- Vertrautheit mit DFT (Design for Test) und Scan-Methodik
- Versionskontrolle (svn, git, etc.)
Vergütung und Leistungen
Das jährliche Grundgehalt für diese Position liegt bei USD 121,900.00 bis USD 195,000.00
Als geschätztes Mitglied unseres Teams haben Sie Anspruch auf einen diskretionären Jahresbonus und die Möglichkeit, nicht nur ein wettbewerbsfähiges Aktienpaket für neue Mitarbeiter, sondern auch jährliche Aktienoptionen zu erhalten, die Ihren Erfolg direkt mit dem Wachstum des Unternehmens verbinden. Alles vorbehaltlich der einschlägigen Pläne und Optionsvereinbarungen.
Broadcom bietet ein wettbewerbsfähiges und umfassendes Leistungspaket: Kranken-, Zahn- und Sehkrankenversicherungen, Teilnahme am 401(K) mit Arbeitgeberzuschuss, Mitarbeiter-Aktienkaufprogramm (ESPP), Mitarbeiterunterstützungsprogramm (EAP), bezahlte Feiertage, bezahlte Krankheitstage und Urlaubstage. Das Unternehmen hält alle geltenden Gesetze für bezahlten Familienurlaub und andere Beurlaubungen ein.
Broadcom ist stolz darauf, ein Arbeitgeber zu sein, der Chancengleichheit fördert. Wir berücksichtigen qualifizierte Bewerber unabhängig von Rasse, Hautfarbe, Glaubensbekenntnis, Religion, Geschlecht, sexueller Orientierung, nationaler Herkunft, Staatsbürgerschaft, Behinderungsstatus, medizinischem Zustand, Schwangerschaft, Status als geschützter Veteran oder anderen Merkmalen, die durch Bundes-, Landes- oder lokale Gesetze geschützt sind. Wir berücksichtigen auch qualifizierte Bewerber mit Vorstrafen und Verurteilungen im Einklang mit den lokalen Gesetzen.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen