SOC Design Verification Engineer

Apple s Funkchip ermöglicht die Konnektivität in jedem neuen iPhone – und sein Nachfolger nimmt bereits Gestalt an. Möchten Sie dem wachsenden Wireless-Silicon-Entwicklungsteam von Apple beitreten? Unsere Wireless-SOC-Organisation verantwortet jeden Aspekt der Wireless-Silicon-Entwicklung, mit besonderem Schwerpunkt auf hocheffizienten Designs und neuen Technologien, die das Benutzererlebnis auf Produktebene verändern. Sie wird von einem erstklassigen, vertikal integrierten Team vorangetrieben, das RF/Analog, Systems/PHY/MAC, VLSI/RTL-Design und -Integration, Emulation, Design Verification, Test und Validierung sowie FW/SW-Engineering umfasst. Als Wireless-SOC-Design-Verifizierungsingenieur stehen Sie im Mittelpunkt der Chipdesign-Bemühungen – Sie verantworten einen aussagekräftigen Verifikationsumfang und erweitern diesen von Projekt zu Projekt.

Sie sind verantwortlich für die Pre-Silicon-RTL-Verifizierung auf Block-, Subsystem- und Top-Level-SOC-Ebene und übernehmen Ihren Verantwortungsbereich von der Testplanung über die Coverage-Schließung bis zur Freigabe. In enger Zusammenarbeit mit Architekten, Designern und Firmware-Ingenieuren erstellen Sie wiederverwendbare Testbenches und Verifizierungsumgebungen unter Verwendung moderner, metrikbasierter Methodik. Zu den Bereichen, in denen Sie tätig sein können, gehören die Power Management Unit, das CPU-Subsystem, DMA, die On-Chip-Debug-Infrastruktur, PCIe, Bus Fabric, Boot- und Secure-Boot-Sequenzierung, MAC-PHY-Verifizierung, Funkintegration und Peripheriegeräte wie SPI – wobei Sie Simulation, formale Methoden oder jeden anderen Ansatz wählen, den das Design tatsächlich erfordert. Low Power ist Teil Ihres Verantwortungsbereichs, wo immer es auftritt: Sie verifizieren die Power-Intention mithilfe von UPF in Ihrem Bereich. Mit der Zeit können Sie sich tiefer in die IPs und Subsysteme einarbeiten, die Sie am besten kennen, oder breiter – über IPs hinweg und vom Block-Level bis zur vollständigen SOC-Integration. Das Team treibt auch die KI-gestützte Verifizierung stark voran, und Sie werden helfen herauszufinden, wo sie am besten passt: Testgenerierung, Debugging, Coverage-Schließung oder alles zusammen.

Mindestens ein Bachelor-Abschluss. Praktische Erfahrung im gesamten Verifizierungszyklus: Testplanung, Implementierung von Testbenches, Erstellung und Debugging von Tests sowie Coverage-Schließung. Starke SystemVerilog- und Verilog-Kenntnisse mit soliden praktischen Kenntnissen von UVM. Solide Problemlösungs- und Debugging-Fähigkeiten mit constrained-random verification. Verständnis für digitales Logikdesign, SOC-Architektur und Mikroarchitektur.

Erfahrung in der Betreuung mindestens eines ASIC/SOC von der Konzeption bis zum Tape-out. Verifizierungserfahrung mit PCIe, Bus Fabric/NOC oder AHB/AXI-basierten Architekturen in einer UVM-Umgebung. Erfahrung in der Verifizierung von IP oder Top-Level-Integration für ein WiFi- oder Bluetooth-SOC oder Kenntnisse von Funkprotokollen. Erfahrung mit Low-Power-Verifizierung, UPF, Boot-up, Power-Cycling und HW/FW-Interaktion. Erfahrung mit SystemVerilog Assertions (SVA) und/oder formalen Tools (z. B. JasperGold). Erfahrung in der Definition von Coverage-Bereichen und dem Schreiben von Coverage-Modellen. Erfahrung mit Embedded-CPU-Verifizierung; Programmierung in C/C++ oder Assembly. Skripting in Python oder Perl; Interesse an der Anwendung von KI/ML auf Verifizierungsworkflows. Toller Teamplayer mit exzellenten Kommunikationsfähigkeiten und dem Wunsch, vielfältige Herausforderungen anzunehmen.