Engenheiro(a) de Verificação de Design de SOC

O chip sem fio da Apple potencializa a conectividade em todos os novos iPhones — e seu sucessor já está tomando forma. Gostaria de se juntar à crescente equipe de desenvolvimento de silício sem fio da Apple? Nossa organização de SOC sem fio é responsável por todos os aspectos do desenvolvimento de silício sem fio, com ênfase particular em design de alta eficiência energética e novas tecnologias que transformam a experiência do usuário no nível do produto. É impulsionada por uma equipe integrada verticalmente de classe mundial, abrangendo RF/Analógico, Sistemas/PHY/MAC, design e integração VLSI/RTL, Emulação, Verificação de Design, Teste e Validação, e engenharia de FW/SW. Como Engenheiro(a) de Verificação de Design de SOC Sem Fio, você estará no centro do esforço de design de chip — sendo responsável por um escopo de verificação significativo e expandindo-o de projeto para projeto.

Você será responsável pela verificação de RTL pré-silício nos níveis de bloco, subsistema e SOC de topo, assumindo seu escopo desde o planejamento de testes até o fechamento de cobertura e signoff. Trabalhando em estreita colaboração com arquitetos, designers e engenheiros de firmware, você construirá testbenches reutilizáveis e ambientes de verificação usando metodologia moderna orientada por métricas. As áreas em que você pode trabalhar incluem a Unidade de Gerenciamento de Energia, subsistema de CPU, DMA, infraestrutura de depuração no chip, PCIe, fabric de barramento, sequenciamento de boot e boot seguro, verificação de MAC-PHY, integração de Rádio e periféricos como SPI — escolhendo simulação, formal ou qualquer abordagem que o design realmente exija. Baixo consumo de energia faz parte do seu escopo onde quer que apareça: você verificará a intenção de energia usando UPF dentro da sua área. Com o tempo, você pode se aprofundar nos IPs e subsistemas que conhece melhor, ou se expandir — abrangendo IPs e subindo do nível de bloco para a integração completa do SOC. A equipe também está avançando fortemente na verificação assistida por IA, e você ajudará a determinar onde ela se encaixa melhor: geração de testes, depuração, fechamento de cobertura ou tudo acima.

Requisito mínimo de bacharelado. Experiência prática em todo o ciclo de verificação: planejamento de testes, implementação de testbench, criação e depuração de testes e fechamento de cobertura. Fortes habilidades em SystemVerilog e Verilog, com sólido conhecimento prático de UVM. Sólidas habilidades de resolução de problemas e depuração com verificação randomizada restrita. Compreensão de design de lógica digital, arquitetura de SOC e microarquitetura.

Experiência em levar pelo menos um ASIC/SOC do conceito até o tape-out. Experiência de verificação com PCIe, fabric de barramento/NOC, ou arquiteturas baseadas em AHB/AXI em um ambiente UVM. Experiência em verificar IP ou integração de topo para um SOC WiFi ou Bluetooth, ou conhecimento de protocolos sem fio. Experiência com verificação de baixo consumo, UPF, boot, ciclos de energia e interação HW/FW. Experiência com Assertions SystemVerilog (SVA) e/ou ferramentas formais (por exemplo, JasperGold). Experiência em definir espaço de cobertura e escrever modelos de cobertura. Experiência com verificação de CPU embarcada; programação em C/C++ ou assembly. Scripting em Python ou Perl; interesse em aplicar IA/ML a fluxos de trabalho de verificação. Ótimo(a) colega de equipe com excelentes habilidades de comunicação e o desejo de assumir diversos desafios.