Estados Unidos
Startekk Inc
Altera
Engenheiro de Compilador FPGA (Placer)
Estados Unidos
San Jose, California, Estados Unidos
PythonC++
Tradução automática. Consulte o original.
DETALHES DA VAGA
Usamos inteligência artificial para triar, avaliar ou selecionar candidatos para a posição. Os candidatos devem ser elegíveis para quaisquer autorizações de exportação dos EUA exigidas.
#CG-1
TIPO DE VAGA: Efetivo
TURNO: Turno 1 (Estados Unidos da América)
LOCALIZAÇÃO PRIMÁRIA: San Jose, Califórnia, Estados Unidos
LOCALIZAÇÕES ADICIONAIS:
DECLARAÇÃO DE POSTAGEM
Todos os candidatos qualificados receberão consideração para emprego sem discriminação de raça, cor, religião, credo religioso, sexo, origem nacional, ascendência, idade, deficiência física ou mental, condição médica, informação genética, status militar e de veterano, estado civil, gravidez, gênero, expressão de gênero, identidade de gênero, orientação sexual, ou qualquer outra característica protegida pela lei, regulamento ou ordenança local.
DESCRIÇÃO DA VAGA
Sobre a Altera
Na Altera™, nossa independência como a maior provedora mundial de soluções FPGA pura e exclusiva nos confere o foco, a velocidade e a agilidade para inovar sem compromissos. Com mais de quatro décadas de experiência líder na indústria em FPGA, nossa missão singular é fornecer as tecnologias programáveis que ajudam os clientes a se diferenciarem, inovarem e escalarem em mercados em rápida evolução como IA, nuvem, redes e edge. Como uma empresa independente, agimos mais rápido, investimos mais profundamente e colaboramos mais estreitamente — capacitando nossas equipes a impulsionar inovações disruptivas e moldar o futuro da indústria de FPGA.
Visão Geral da Posição
A Altera é líder em inovação FPGA, fornecendo soluções programáveis que impulsionam aplicações de IA, computação em nuvem, redes e edge. Nossas equipes de compiladores e ferramentas são centrais para permitir que os clientes mapeiem eficientemente designs complexos em arquiteturas FPGA avançadas.
A Altera está buscando um Engenheiro de Compilador FPGA (Placer) para se juntar à nossa equipe de Compilador em San Jose, CA. Esta função foca no desenvolvimento e otimização de algoritmos de placement FPGA dentro da cadeia de ferramentas do compilador, impactando diretamente o desempenho, a eficiência energética e a qualidade geral do design.
O candidato ideal traz forte expertise em algoritmos EDA, otimização de sistemas em larga escala e fluxos de design físico FPGA/ASIC, juntamente com uma paixão por resolver problemas complexos e críticos de desempenho.
Por que se juntar à Altera?
- Trabalhar na tecnologia central do compilador que impacta diretamente o desempenho e a usabilidade do FPGA
- Resolver problemas algorítmicos desafiadores em escala
- Colaborar com equipes de classe mundial em arquitetura, silício e software
Principais Responsabilidades
- Desenvolvimento de Algoritmos de Placement: Projetar, implementar e aprimorar algoritmos de placement FPGA para otimizar timing, congestionamento e utilização de recursos.
- Aprimoramento do Fluxo do Compilador: Contribuir para o fluxo de compilação FPGA de ponta a ponta, trabalhando em estreita colaboração com as equipes de routing, synthesis e timing.
- Otimização de Desempenho: Melhorar o desempenho de tempo de execução, escalabilidade e qualidade dos resultados (QoR) para designs de clientes grandes e complexos.
- Placement Orientado a Timing: Desenvolver e refinar estratégias de placement cientes de timing para suportar designs de alta frequência e críticos de desempenho.
- Colaboração Multifuncional: Colaborar com as equipes de arquitetura, routing e STA para alinhar as estratégias de placement com as capacidades e restrições do dispositivo FPGA.
- Debug e Análise: Analisar a qualidade do placement, hotspots de congestionamento e gargalos de timing; impulsionar melhorias na convergência e no fechamento do design.
- Integração da Cadeia de Ferramentas: Integrar novas capacidades de placement na infraestrutura do compilador e validar em diversas cargas de trabalho.
Salário
A faixa salarial abaixo é apenas para a área da Baía da Califórnia. O salário real pode variar com base em vários fatores, incluindo localização da vaga, conhecimento relacionado à vaga, habilidades, experiências, treinamentos, etc. Também oferecemos oportunidades de incentivo que recompensam os funcionários com base no desempenho individual e da empresa.
$149.1K - $215.9K USD
Requisitos mínimos
QUALIFICAÇÕES
Qualificações Mínimas
- Bacharelado ou Mestrado em Engenharia Elétrica, Engenharia da Computação, Ciência da Computação ou área relacionada.
- 6+ anos de experiência em CAD FPGA/ASIC, ferramentas EDA ou áreas relacionadas.
- Experiência em algoritmos e estruturas de dados (otimização, teoria dos grafos, heurísticas)
- Experiência com algoritmos de placement ou fluxos de design físico
- Experiência em C/C++ e melhores práticas de engenharia de software
- Experiência com técnicas de placement (placement analítico, simulated annealing, particionamento, clustering)
- Experiência com otimização orientada a timing e congestionamento
- Experiência em metodologias de design físico ASIC ou FPGA
- Experiência na resolução de problemas complexos de otimização em larga escala com requisitos de alto desempenho e escalabilidade.
Qualificações Preferenciais
- Experiência com cadeias de ferramentas FPGA (por exemplo, Quartus, Vivado)
- Conhecimento de arquiteturas FPGA e fabrics de interconexão
- Familiaridade com técnicas de routing e fechamento de timing
- Experiência com algoritmos paralelos ou distribuídos para ferramentas EDA
- Experiência com scripting (por exemplo, Python, Tcl) para ferramentas e automação
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil