Quant
Analogue Insight
Digital Design Engineer (Absolvent)
DAS UNTERNEHMEN
).
DIE ROLLE
Wir suchen einen talentierten und motivierten Digital Design Engineer (Absolvent), der unser Team verstärkt und zum Design sowie zur Verifikation von digitaler und Mixed-Signal-IP für unsere Chiplet-Lösungen beiträgt, einschließlich PCS (Physical Coding Sublayer)-Logik und kundenspezifischer Hochgeschwindigkeitsschnittstellen wie UCIe, Ethernet und PCIe. In Zusammenarbeit mit erfahrenen Digital- und Analogingenieuren schreiben Sie RTL, erstellen Testbenches sowie Verhaltensmodelle und sehen, wie Ihre Arbeit in Kunden-Silizium einfließt. Diese Rolle eignet sich hervorragend für Berufseinsteiger mit einem starken Fundament im Digitaldesign, die durch praktische Arbeit in einem kleinen, wirkungsstarken Team schnell lernen möchten.
Hiring Manager: Christian Borelli linkedin.com/in/borellichristian/, Gründer und CSO.
UNSERE KULTUR
Wir sind ein vollständig remote arbeitendes Team von etwa 45 Personen, die über Großbritannien, Armenien, Italien, die USA, Estland, Indien und darüber hinaus verteilt sind. Wir glauben, dass großartige Talente überall zu finden sind!
- Unsere Werte sind unser Leitstern: Wir wachsen gemeinsam, wir gewinnen gemeinsam. Exzellenz baut Beziehungen auf. Vertrauen ist unsere Währung. Ergebnisse zählen, aber Menschen schaffen sie.
- Verbunden, auch aus der Ferne: Wir investieren bewusst darin, durch regelmäßige All-Hands-Meetings, 1:1-Gespräche, technische Reviews und informelle Kaffeepausen in Verbindung zu bleiben, damit sich Zusammenarbeit trotz der Distanz natürlich und menschlich anfühlt.
- Hohe Eigenverantwortung, echte Wirkung: Jeder trägt direkt zu kundenorientierter IP bei. Ihre Arbeit verschwindet nicht in Managementebenen – sie wird ausgeliefert.
- Wie wir arbeiten: Wir bewegen uns schnell, aber durchdacht, kommunizieren offen und balancieren Autonomie mit Unterstützung. Technische Entscheidungen werden offen debattiert und basieren auf Daten, Abwägungen und First-Principles-Denken.
HAUPTAUFGABEN
- RTL-Design: Entwurf und Implementierung digitaler Blöcke für PCS- und Interface-IP (z. B. Encoder/Decoder, Scrambler, PRBS-Generatoren/-Prüfer, FIFOs, CDC-Logik, Steuerungs- und Kalibrierungs-Zustandsautomaten) in Verilog/SystemVerilog unter Anleitung erfahrener Designer.
- Standards & Spezifikationen: Studium von SerDes- und UCIe-Standards sowie Architekturunterlagen und Unterstützung bei deren Umsetzung in klare Spezifikationen auf Blockebene.
- Verifikation: Erstellung von Testbenches und Durchführung von Simulationen zur Verifizierung Ihrer Designs unter Verwendung von SystemVerilog, UVM oder cocotb sowie Unterstützung bei der Entwicklung von Verifikationsplänen und Coverage.
- Mixed-Signal-Modellierung: Erstellung von Verhaltensmodellen analoger Blöcke in Verilog/SystemVerilog (und bei Bedarf Verilog-A) zur Unterstützung der Mixed-Signal- und Top-Level-Simulation mit dem Analog-Team.
- Implementierungsunterstützung: Sammeln von Erfahrungen mit Synthese, Lint, CDC-Prüfungen und statischer Timing-Analyse sowie Verständnis dafür, wie Designentscheidungen Leistung, Stromverbrauch und Fläche beeinflussen.
- Skripting & Automatisierung: Einsatz von Skriptsprachen (z. B. Python, TCL oder Shell) zur Automatisierung von Simulations-, Regressions- und Reporting-Abläufen.
- Dokumentation & Prozess: Klare Dokumentation Ihrer Designs und Testergebnisse sowie Einbringen von Ideen zur Verbesserung unserer Design- und Verifikationsumgebungen und -verfahren.
- Zusammenarbeit: Enge Zusammenarbeit mit einem erfahrenen Team aus Digital-, Analog- und Layout-Ingenieuren bei Produkten wie UCIe, Ethernet und PCIe.
WAS WIR SUCHEN
Erforderliche technische Fähigkeiten
- Bachelor- oder Masterabschluss in Elektrotechnik, Informationstechnik oder einem verwandten Bereich (Berufseinsteiger und Absolventen, die ihren Abschluss innerhalb der nächsten 6 Monate machen, sind willkommen)
- 0–2 Jahre Erfahrung im Digitaldesign, einschließlich Praktika, Werkstudententätigkeiten oder Universitätsprojekten
- Fundiertes Verständnis der Grundlagen digitaler Logik: synchrones Design, Zustandsautomaten, Timing, Pipelining und Clock-Domain-Crossing
- Praktische Erfahrung im Schreiben von RTL in Verilog oder SystemVerilog durch Kursarbeiten, Abschlussarbeiten, FPGA- oder Praktikumsprojekte
- Erfahrung mit einem HDL-Simulator (z. B. Xcelium, VCS, Questa oder Open-Source-Tools wie Verilator oder Icarus)
- Ausgezeichnete Problemlösungsfähigkeiten und Liebe zum Detail
Soft Skills & Berufliche Fähigkeiten
- Klare, strukturierte Kommunikation in professionellem Englisch – Fähigkeit, komplexe Ergebnisse prägnant zu erklären
- Kollaborative und feedbackorientierte Einstellung
- Nachgewiesene Fähigkeit, weniger erfahrene Ingenieure anzuleiten und zu unterstützen
- Hohes Maß an Eigenverantwortung, Zuverlässigkeit und Durchsetzungsvermögen
- Neugierige, eigenmotivierte Einstellung, mit dem Wunsch, neue Tools oder Methoden zu erlernen und zu erforschen
- Hohes Maß an Integrität und Professionalität bei der Repräsentation des Unternehmens und im Umgang mit sensiblen Informationen.
Wünschenswert
- Erfahrung mit Verifikationsmethoden wie UVM, SystemVerilog Assertions oder cocotb
- Grundkenntnisse in Synthese, statischer Timing-Analyse oder Place-and-Route
- Vertrautheit mit seriellen Hochgeschwindigkeitsschnittstellen oder Protokollen (z. B. UCIe, Ethernet, PCIe) oder Leitungscodierung (z. B. 8b/10b, 64b/66b)
- Bewusstsein für Design-for-Test-Konzepte (Scan, BIST) und Hardware/Software-Co-Design
- Skripting-Kenntnisse in Python, TCL oder Shell sowie Sicherheit in einer Linux-Umgebung
- Erfahrung mit FPGA-Prototyping
Soft Skills & Berufliche Fähigkeiten
- Klare, strukturierte Kommunikation in professionellem Englisch – Fähigkeit, Ihre Arbeit prägnant zu erklären
- Kollaborative und feedbackorientierte Einstellung, offen dafür, aus Design-Reviews zu lernen
- Hohes Maß an Eigenverantwortung, Zuverlässigkeit und Durchsetzungsvermögen
- Neugierige, eigenmotivierte Einstellung, mit dem Wunsch, neue Tools oder Methoden zu erlernen und zu erforschen
- Hohes Maß an Integrität und Professionalität bei der Repräsentation des Unternehmens und im Umgang mit sensiblen Informationen.
WARUM SIE ZU UNS KOMMEN SOLLTEN
- Remote-First-Flexibilität – arbeiten Sie von überall aus, mit flexiblen Arbeitszeiten
- Ausstattung & Setup – wir stellen Ihnen die Werkzeuge zur Verfügung, die Sie für Ihren Erfolg benötigen
- Wirkungsvolle Projekte – entwerfen Sie echte digitale und Mixed-Signal-IP, die in Kunden-Silizium verwendet wird, von Ihren ersten Monaten an
- Mentoring vom ersten Tag an – ein dedizierter Manager und erfahrene Ingenieure, die Ihre Arbeit überprüfen und Ihnen beim Wachstum helfen
- Wettbewerbsfähige, transparente Vergütung – angepasst an Ihren Standort und Ihr Engagement-Modell
- Lernen & Wachstum – strukturiertes Onboarding, AI-DLP-Sitzungen, technische Deep-Dives und Peer-geführter Wissensaustausch, die sowohl technische Tiefe als auch eine systemweite Perspektive aufbauen
REKRUTIERUNGSPROZESS
- Gründer-Gespräch (30 Min.) – gegenseitiges Kennenlernen und Abgleich der Interessen
- Technisches Interview (90 Min.) – Grundlagen, logisches Denken und Problemlösung
- Optional: Zweites technisches Interview (60 Min.) – ein weiterer Deep-Dive in spezifische Themen, der eine Präsentation beinhalten könnte, über die wir Sie vorab informieren
- HR- & Kultur-Gespräch (45 Min.) – Werte, Zusammenarbeitsstil und Arbeitsweisen
- Angebot & nächste Schritte – wir senden das Angebot und starten den Onboarding-Prozess.
Haftungsausschluss: Dies ist unser Standardprozess für die meisten Rollen. Für erfahrenere, spezialisierte oder höherrangige Positionen behalten wir uns das Recht vor, diese Schritte nach eigenem Ermessen anzupassen oder zu ändern.
Wenn Sie nicht alle Anforderungen erfüllen, sich aber für die Rolle begeistern, bewerben Sie sich trotzdem. Wir schätzen Neugier, Integrität und Potenzial genauso wie Erfahrung.
